A tecnologia de embalagem é um dos processos mais importantes na indústria de semicondutores. De acordo com o formato da embalagem, ela pode ser dividida em pacote de soquete, pacote de montagem em superfície, pacote BGA, pacote de tamanho de chip (CSP), pacote de módulo de chip único (SCM, espaço entre a fiação na placa de circuito impresso (PCB) e as correspondências da placa de circuito integrado (IC), pacote de módulo multi-chip (MCM, que pode integrar chips heterogêneos), pacote de nível de wafer (WLP, incluindo pacote de nível de wafer fan-out (FOWLP), componentes de montagem em micro superfície (microSMD ), etc.), pacote tridimensional (pacote de interconexão micro bump, pacote de interconexão TSV, etc.), pacote de sistema (SIP), sistema de chip (SOC).
As formas de embalagem 3D são divididas principalmente em três categorias: tipo enterrado (enterrando o dispositivo em fiação multicamadas ou enterrado no substrato), tipo de substrato ativo (integração de wafer de silício: primeiro integre os componentes e o substrato de wafer para formar um substrato ativo ; em seguida, organize linhas de interconexão multicamadas e monte outros chips ou componentes na camada superior) e do tipo empilhado (wafers de silício empilhados com wafers de silício, chips empilhados com wafers de silício e chips empilhados com chips).
Os métodos de interconexão 3D incluem wire bonding (WB), flip chip (FC), através de silício via (TSV), condutor de filme, etc.
TSV realiza interconexão vertical entre chips. Como a linha de interconexão vertical tem a distância mais curta e maior resistência, é mais fácil realizar embalagens de miniaturização, alta densidade, alto desempenho e estrutura multifuncional heterogênea. Ao mesmo tempo, também pode interligar chips de diferentes materiais;
atualmente, existem dois tipos de tecnologias de fabricação de microeletrônica usando o processo TSV: empacotamento de circuito tridimensional (integração de IC 3D) e empacotamento de silício tridimensional (integração de Si 3D).
A diferença entre as duas formas é que:
(1) O empacotamento do circuito 3D requer que os eletrodos do chip sejam preparados em saliências, e as saliências são interconectadas (ligadas por ligação, fusão, soldagem, etc.), enquanto o empacotamento de silício 3D é uma interconexão direta entre chips (ligação entre óxidos e Cu -ligação Cu).
(2) A tecnologia de integração de circuitos 3D pode ser alcançada através da ligação entre wafers (embalagem de circuito 3D, embalagem de silício 3D), enquanto a ligação chip a chip e a ligação chip a wafer só podem ser alcançadas por empacotamento de circuito 3D.
(3) Existem lacunas entre os chips integrados pelo processo de empacotamento do circuito 3D, e os materiais dielétricos precisam ser preenchidos para ajustar a condutividade térmica e o coeficiente de expansão térmica do sistema para garantir a estabilidade das propriedades mecânicas e elétricas do sistema; não há lacunas entre os chips integrados pelo processo de empacotamento de silício 3D, e o consumo de energia, volume e peso do chip são pequenos e o desempenho elétrico é excelente.
O processo TSV pode construir um caminho de sinal vertical através do substrato e conectar o RDL na parte superior e inferior do substrato para formar um caminho condutor tridimensional. Portanto, o processo TSV é um dos pilares importantes para a construção de uma estrutura tridimensional de dispositivo passivo.
De acordo com a ordem entre o front end of line (FEOL) e o back end of line (BEOL), o processo TSV pode ser dividido em três processos de fabricação convencionais, a saber, via primeiro (ViaFirst), via meio (Via Middle) e via last (Via Last) processo, conforme mostrado na figura.
1. Através do processo de gravação
O processo de gravação via é a chave para a fabricação da estrutura TSV. A escolha de um processo de gravação adequado pode efetivamente melhorar a resistência mecânica e as propriedades elétricas do TSV e ainda mais relacionada à confiabilidade geral dos dispositivos tridimensionais do TSV.
Atualmente, existem quatro principais TSV via processos de gravação: Gravura Iônica Reativa Profunda (DRIE), gravação úmida, gravação eletroquímica fotoassistida (PAECE) e perfuração a laser.
(1) Gravura Iônica Reativa Profunda (DRIE)
A gravação iônica reativa profunda, também conhecida como processo DRIE, é o processo de gravação TSV mais comumente usado, usado principalmente para realizar TSV por meio de estruturas com alta proporção de aspecto. Os processos tradicionais de gravação a plasma geralmente só conseguem atingir uma profundidade de gravação de vários mícrons, com uma baixa taxa de gravação e falta de seletividade da máscara de gravação. A Bosch fez melhorias de processo correspondentes nesta base. Ao usar SF6 como gás reativo e liberar gás C4F8 durante o processo de gravação como proteção de passivação para as paredes laterais, o processo DRIE aprimorado é adequado para gravação de vias de alta proporção. Portanto, também é chamado de processo Bosch em homenagem ao seu inventor.
A figura abaixo é uma foto de uma via de alta proporção formada pela gravação do processo DRIE.
Embora o processo DRIE seja amplamente utilizado no processo TSV devido à sua boa controlabilidade, sua desvantagem é que o nivelamento da parede lateral é ruim e serão formados defeitos enrugados em forma de vieira. Este defeito é mais significativo ao gravar vias de alta proporção.
(2) Gravura úmida
A gravação úmida usa uma combinação de máscara e gravação química para gravar furos. A solução de gravação mais comumente usada é o KOH, que pode gravar as posições no substrato de silício que não são protegidas pela máscara, formando assim a estrutura de furo passante desejada. A gravação úmida é o primeiro processo de gravação através de furo desenvolvido. Como as etapas do processo e os equipamentos necessários são relativamente simples, é adequado para produção em massa de TSV a baixo custo. No entanto, seu mecanismo de gravação química determina que o furo passante formado por este método será afetado pela orientação do cristal da pastilha de silício, tornando o furo passante gravado não vertical, mas mostrando um fenômeno claro de topo largo e fundo estreito. Este defeito limita a aplicação de ataque úmido na fabricação de TSV.
(3) Gravura eletroquímica fotoassistida (PAECE)
O princípio básico da gravação eletroquímica fotoassistida (PAECE) é usar luz ultravioleta para acelerar a geração de pares elétron-buraco, acelerando assim o processo de gravação eletroquímica. Comparado com o processo DRIE amplamente utilizado, o processo PAECE é mais adequado para gravar estruturas de furo passante com proporção de aspecto ultragrande superior a 100:1, mas sua desvantagem é que a controlabilidade da profundidade de gravação é mais fraca do que DRIE, e sua tecnologia pode requerem mais pesquisas e melhorias de processos.
(4) Perfuração a laser
É diferente dos três métodos acima. O método de perfuração a laser é um método puramente físico. Ele usa principalmente irradiação a laser de alta energia para derreter e evaporar o material do substrato na área especificada para realizar fisicamente a construção do TSV através do orifício.
O furo passante formado pela perfuração a laser tem uma alta proporção e a parede lateral é basicamente vertical. No entanto, como a perfuração a laser na verdade utiliza aquecimento local para formar o furo passante, a parede do furo do TSV será afetada negativamente por danos térmicos e reduzirá a confiabilidade.
2. Processo de deposição da camada de revestimento
Outra tecnologia chave para a fabricação de TSV é o processo de deposição da camada liner.
O processo de deposição da camada de revestimento é realizado após o furo passante ser gravado. A camada de revestimento depositada é geralmente um óxido tal como SiO2. A camada de revestimento está localizada entre o condutor interno do TSV e o substrato e desempenha principalmente a função de isolar o vazamento de corrente CC. Além de depositar óxido, camadas de barreira e sementes também são necessárias para o preenchimento do condutor no próximo processo.
A camada de revestimento fabricada deve atender aos dois requisitos básicos a seguir:
(1) a tensão de ruptura da camada isolante deve atender aos requisitos reais de trabalho do TSV;
(2) as camadas depositadas são altamente consistentes e possuem boa adesão umas às outras.
A figura a seguir mostra uma foto da camada de revestimento depositada por deposição química de vapor aprimorada por plasma (PECVD).
O processo de deposição precisa ser ajustado de acordo com os diferentes processos de fabricação do TSV. Para o processo de furo passante frontal, um processo de deposição em alta temperatura pode ser usado para melhorar a qualidade da camada de óxido.
A deposição típica em alta temperatura pode ser baseada em ortossilicato de tetraetila (TEOS) combinado com processo de oxidação térmica para formar uma camada isolante de SiO2 de alta qualidade e altamente consistente. Para o processo de furo passante intermediário e furo passante posterior, uma vez que o processo BEOL foi concluído durante a deposição, é necessário um método de baixa temperatura para garantir a compatibilidade com os materiais BEOL.
Nessa condição, a temperatura de deposição deve ser limitada a 450°, incluindo o uso de PECVD para depositar SiO2 ou SiNx como camada isolante.
Outro método comum é usar a deposição de camada atômica (ALD) para depositar Al2O3 e obter uma camada isolante mais densa.
3. Processo de enchimento de metal
O processo de enchimento do TSV é realizado imediatamente após o processo de deposição do liner, que é outra tecnologia fundamental que determina a qualidade do TSV.
Os materiais que podem ser preenchidos incluem polissilício dopado, tungstênio, nanotubos de carbono, etc. dependendo do processo utilizado, mas o mais comum ainda é o cobre galvanizado, porque seu processo está maduro e sua condutividade elétrica e térmica é relativamente alta.
De acordo com a diferença de distribuição de sua taxa de galvanoplastia no furo passante, ela pode ser dividida principalmente em métodos de galvanoplastia subconforme, conformal, superconforme e de baixo para cima, conforme mostrado na figura.
A galvanoplastia subconforme foi usada principalmente no estágio inicial da pesquisa do TSV. Como mostrado na Figura (a), os íons Cu fornecidos pela eletrólise estão concentrados na parte superior, enquanto a parte inferior é insuficientemente suplementada, o que faz com que a taxa de galvanoplastia no topo do furo passante seja maior do que abaixo do topo. Portanto, o topo do furo passante será fechado antecipadamente antes de ser completamente preenchido, e um grande vazio será formado em seu interior.
O diagrama esquemático e a foto do método de galvanoplastia conformada são mostrados na Figura (b). Ao garantir a suplementação uniforme de íons Cu, a taxa de galvanoplastia em cada posição no furo passante é basicamente a mesma, então apenas uma costura será deixada no interior, e o volume de vazios é muito menor do que o do método de galvanoplastia subconformal, então é amplamente utilizado.
A fim de obter ainda mais um efeito de preenchimento livre de vazios, o método de galvanoplastia superconformal foi proposto para otimizar o método de galvanoplastia conformal. Como mostrado na Figura (c), ao controlar o fornecimento de íons Cu, a taxa de enchimento na parte inferior é ligeiramente maior do que em outras posições, otimizando assim o gradiente escalonado da taxa de enchimento de baixo para cima para eliminar completamente a costura deixada. pelo método de galvanoplastia conformada, de modo a obter um enchimento de cobre metálico completamente livre de vazios.
O método de galvanoplastia bottom-up pode ser considerado um caso especial do método superconformal. Neste caso, a taxa de galvanoplastia, exceto a parte inferior, é suprimida a zero, e apenas a galvanoplastia é realizada gradualmente de baixo para cima. Além da vantagem de não haver vazios do método de galvanoplastia conformada, este método também pode reduzir efetivamente o tempo geral de galvanoplastia, por isso tem sido amplamente estudado nos últimos anos.
4. Tecnologia de processo RDL
O processo RDL é uma tecnologia básica indispensável no processo de embalagem tridimensional. Através deste processo, interconexões metálicas podem ser fabricadas em ambos os lados do substrato para atingir a finalidade de redistribuição de portas ou interconexão entre embalagens. Portanto, o processo RDL é amplamente utilizado em sistemas de empacotamento fan-in-fan-out ou 2,5D/3D.
No processo de construção de dispositivos tridimensionais, o processo RDL é geralmente usado para interconectar TSV para realizar uma variedade de estruturas de dispositivos tridimensionais.
Existem atualmente dois processos principais de RDL. O primeiro é baseado em polímeros fotossensíveis e combinado com processos de galvanoplastia e gravação de cobre; o outro é implementado usando o processo Cu Damasco combinado com PECVD e processo de polimento químico-mecânico (CMP).
A seguir serão apresentados os caminhos do processo principal desses dois RDLs, respectivamente.
O processo RDL baseado em polímero fotossensível é mostrado na figura acima.
Primeiro, uma camada de cola PI ou BCB é revestida na superfície do wafer por rotação e, após aquecimento e cura, um processo de fotolitografia é usado para abrir furos na posição desejada e, em seguida, é realizada a gravação. Em seguida, após a remoção do fotorresiste, o Ti e o Cu são pulverizados no wafer através de um processo físico de deposição de vapor (PVD) como uma camada de barreira e uma camada de semente, respectivamente. Em seguida, a primeira camada de RDL é fabricada na camada exposta de Ti/Cu combinando processos de fotolitografia e galvanoplastia de Cu, e então o fotorresistente é removido e o excesso de Ti e Cu é gravado. Repita as etapas acima para formar uma estrutura RDL multicamadas. Este método é atualmente mais amplamente utilizado na indústria.
Outro método de fabricação de RDL é baseado principalmente no processo Cu Damasco, que combina os processos PECVD e CMP.
A diferença entre este método e o processo RDL baseado em polímero fotossensível é que na primeira etapa de fabricação de cada camada, o PECVD é utilizado para depositar SiO2 ou Si3N4 como camada isolante, e então uma janela é formada na camada isolante por fotolitografia e gravação de íons reativos e camada de barreira/semente de Ti/Cu e cobre condutor são pulverizados respectivamente e, em seguida, a camada condutora é diluída até a espessura necessária pelo processo CMP, ou seja, uma camada de RDL ou camada de furo passante é formada.
A figura a seguir é um diagrama esquemático e uma foto da seção transversal de um RDL multicamadas construído com base no processo Cu Damasco. Pode-se observar que o TSV é primeiro conectado à camada passante V01 e depois empilhado de baixo para cima na ordem de RDL1, camada passante V12 e RDL2.
Cada camada de RDL ou camada passante é fabricada em sequência de acordo com o método acima.Como o processo RDL requer a utilização do processo CMP, seu custo de fabricação é superior ao do processo RDL baseado em polímero fotossensível, portanto sua aplicação é relativamente baixa.
5. Tecnologia de processo IPD
Para a fabricação de dispositivos tridimensionais, além da integração direta no chip no MMIC, o processo IPD oferece outro caminho técnico mais flexível.
Dispositivos passivos integrados, também conhecidos como processo IPD, integram qualquer combinação de dispositivos passivos, incluindo indutores no chip, capacitores, resistores, conversores balun, etc. em um substrato separado para formar uma biblioteca de dispositivos passivos na forma de uma placa de transferência que pode ser chamado de forma flexível de acordo com os requisitos do projeto.
Como no processo IPD, os dispositivos passivos são fabricados e integrados diretamente na placa de transferência, seu fluxo de processo é mais simples e mais barato do que a integração de ICs no chip e pode ser produzido em massa antecipadamente como uma biblioteca de dispositivos passivos.
Para a fabricação de dispositivos passivos tridimensionais TSV, o IPD pode compensar efetivamente a carga de custos dos processos de embalagem tridimensionais, incluindo TSV e RDL.
Além das vantagens de custo, outra vantagem do IPD é a sua alta flexibilidade. Uma das flexibilidades do IPD se reflete nos diversos métodos de integração, conforme mostrado na figura abaixo. Além dos dois métodos básicos de integração direta de IPD no substrato da embalagem através do processo flip-chip, conforme mostrado na Figura (a), ou do processo de ligação, conforme mostrado na Figura (b), outra camada de IPD pode ser integrada em uma camada de IPD conforme mostrado nas Figuras (c)-(e) para obter uma gama mais ampla de combinações de dispositivos passivos.
Ao mesmo tempo, conforme mostrado na Figura (f), o IPD pode ainda ser usado como uma placa adaptadora para enterrar diretamente o chip integrado nele para construir diretamente um sistema de empacotamento de alta densidade.
Ao usar IPD para construir dispositivos passivos tridimensionais, o processo TSV e o processo RDL também podem ser usados. O fluxo do processo é basicamente o mesmo do método de processamento de integração no chip mencionado acima e não será repetido; a diferença é que, como o objeto de integração muda de chip para placa adaptadora, não há necessidade de considerar o impacto do processo de empacotamento tridimensional na área ativa e na camada de interconexão. Isto leva ainda a outra flexibilidade fundamental do IPD: uma variedade de materiais de substrato pode ser selecionada de forma flexível de acordo com os requisitos de projeto dos dispositivos passivos.
Os materiais de substrato disponíveis para IPD não são apenas materiais de substrato semicondutores comuns, como Si e GaN, mas também cerâmicas Al2O3, cerâmicas co-queimadas de baixa temperatura/alta temperatura, substratos de vidro, etc. dispositivos integrados pelo IPD.
Por exemplo, a estrutura do indutor passivo tridimensional integrada pelo IPD pode usar um substrato de vidro para melhorar efetivamente o desempenho do indutor. Em contraste com o conceito de TSV, os orifícios feitos no substrato de vidro também são chamados de vias de vidro (TGV). A foto do indutor tridimensional fabricado com base nos processos IPD e TGV é mostrada na figura abaixo. Como a resistividade do substrato de vidro é muito maior do que a dos materiais semicondutores convencionais, como o Si, o indutor tridimensional TGV tem melhores propriedades de isolamento, e a perda de inserção causada pelo efeito parasita do substrato em altas frequências é muito menor do que a de o indutor tridimensional TSV convencional.
Por outro lado, capacitores metal-isolante-metal (MIM) também podem ser fabricados no substrato de vidro IPD através de um processo de deposição de filme fino e interconectados com o indutor tridimensional TGV para formar uma estrutura de filtro passivo tridimensional. Portanto, o processo IPD possui amplo potencial de aplicação para o desenvolvimento de novos dispositivos passivos tridimensionais.
Horário da postagem: 12 de novembro de 2024